

2/5/1 (Item 1 from file: 351)
DIALOG(R) File 351:Derwent WPI
(c) 2001 Derwent Info Ltd. All rts. reserv.

010366024 **Image available**

WPI Acc No: 1995-267386/199535

Related WPI Acc No: 1996-405444

XRPX Acc No: N95-205389

Conformity mesh generation method for semiconductor device simulation -
involves changing mesh mode position based on balance condition

Patent Assignee: NEC CORP (NIDE)

Inventor: KUMASHIRO S

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	
JP 7169936	A	19950704	JP 93316148	A	19931216	199535	B
US 5677846	A	19971014	US 94355222	A	19941209	199747	
KR 142647	B1	19980817	KR 9433691	A	19941212	200021	

Priority Applications (No Type Date): JP 93316148 A 19931216; JP 93311392 A 19931213

Patent Details:

Patent No	Kind	Lan Pg	Main IPC	Filing Notes
JP 7169936	A	7	H01L-029/00	
US 5677846	A	27	G06F-017/50	
KR 142647	B1		G06F-017/00	

Abstract (Basic): JP 7169936 A

The method involves generating a triangular mesh with three nodes. Each mesh node is represented as node (i,j) in the first step (101). A second step (102) sets up a factor 'kij' according to the impurity density between each node assigned. The mesh branches of each node is considered as a spring and factor 'kij' as the spring constant.

A third step (103) rearranges nodes of mesh according to a balance condition. The balance condition is given by the expression Sigma kij multiply (xi plus or minus xj) = 0 and Sigma kij multiply (yi plus or minus yj) = 0. That is each mesh branch should confirm this static balance conditions.

ADVANTAGE - Aids for optimization in design.

Dwg.2/7

Title Terms: CONFORM; MESH; GENERATE; METHOD; SEMICONDUCTOR; DEVICE;
SIMULATE; CHANGE; MESH; MODE; POSITION; BASED; BALANCE; CONDITION

Derwent Class: T01; U11; U12

International Patent Class (Main): G06F-017/00; G06F-017/50; H01L-029/00

International Patent Class (Additional): G06T-017/20

File Segment: EPI

2/5/2 (Item 1 from file: 347)

DIALOG(R) File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

04877336 **Image available**

COMPATIBLE MESH GENERATING METHOD

PUB. NO.: 07-169936 JP 7169936 A]

PUBLISHED: July 04, 1995 (19950704)

INVENTOR(s): KUMASHIRO SHIGETAKA

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP
(Japan)

APPL. NO.: 05-316148 [JP 93316148]

FILED: December 16, 1993 (19931216)

INTL CLASS: [6] H01L-029/00; G06F-017/00; G06F-017/50

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 45.4
(INFORMATION PROCESSING -- Computer Applications)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,
MOS)

ABSTRACT

PURPOSE: To generate compatible meshes by a method wherein the coefficient, corresponding to the charging rate of local impurity in the position of each mesh branch, is set and the position of mesh point is changed in such a manner that the condition of static equilibrium is satisfied by considering each mesh branch as a spring in which set coefficients is retarded as spring constant.

CONSTITUTION: The initial delta mesh is generated. The coefficients K₇₁, K₇₃ and K₇₈ corresponding to the difference in impurity density between the set (7 and 1), (7 and 3), (7 and 8)... of mesh point 7, for example, of mesh point sets of (i, J) and (j>>i) coupled by each mesh branch are provided. Each mesh position (x₁, y₁) is changed in such a manner that the condition of static, prescribed by the formulas of condition $\sum K_{ij} (X_i - X_j) = 0$ and equilibrium $\sum (y_i - y_j) = 0$ by considering each mesh branch as a spring constant is satisfied. As a result, the compatible mesh for semiconductor device simulation can be generated with a fixed number of meshes maintained.

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 許出願公開番号

特開平7-169936

(43)公開日 平成7年(1995)7月4日

(51)Int-CL ⁶ H 01 L 29/00 G 06 F 17/00 17/50	識別記号	序内整理番号	P I	技術表示箇所
--	------	--------	-----	--------

8724-5L	G 06 F 15/ 20	D
7623-5L	15/ 60	4 5 0

審査請求 有 検索項目の数2 OL (全7頁)


(21)出願番号	特願平5-316148	(71)出願人	000004237 日本電気株式会社 東京都港区芝五丁目7番1号
(22)出願日	平成5年(1993)12月16日	(72)発明者	熊代 成幸 東京都港区芝五丁目7番1号 日本電気株式会社内

(54)【発明の名称】適合メッシュ発生方法

(57)【要約】

【目的】半導体デバイスのシミュレーションにおいて、メッシュ数を一定値に保持したまま、適合メッシュを発生させる適合メッシュ発生方法を提供する。

【構成】本発明の適合メッシュ発生方法は、半導体デバイスのシミュレーションにおいて、初期三角メッシュを発生させる処理ステップ101と、各メッシュ枝により結合されたメッシュ点の組 $[i, j]$ ($j \neq i$) 間の不純物濃度差に応じた係数 K_{ij} を、各メッシュ枝に対して設定する処理ステップ102と、前記各メッシュ枝を前記係数 K_{ij} をばね定数とするばねと見なして、条件式 $\sum K_{ij} (x_i - x_j) = 0$ および $\sum K_{ij} (y_i - y_j) = 0$ により規定される静力学的均衡条件を満たすように、各メッシュ点位置 (x_i, y_i) を変更する処理ステップ103とを少なくとも有することを特徴としている。



(2) 特開平7-169936

1

2

【特許請求の範囲】

【請求項1】 半導体デバイスのシミュレーションにおいて、初期三角メッシュを発生させる第1の処理ステップと、各メッシュ枝により結合されたメッシュ点の組[i,j] (j ≠ i) 間の不純物濃度差に応じた係数k_{ij}を、各メッシュ枝に対して設定する第2の処理ステップと、前記各メッシュ枝を前記係数k_{ij}をばね定数とするばねと見なして、下記条件式により規定される静力学的均衡条件を満たすように、各メッシュ点位置(x_i, y_i)を変更する第3の処理ステップと、

$$\sum k_{ii} (x_i - x_i) = 0$$

$$\sum k_{jj} (y_j - y_j) = 0$$

を少なくとも有することを特徴とする適合メッシュ発生方法。

【請求項2】 半導体デバイスのシミュレーションにおいて、初期三角メッシュを発生させる第1の処理ステップと、各メッシュ枝により結合されたメッシュ点の組[i,j] (j ≠ i) 間の不純物濃度差に応じた係数k_{ij}を、各メッシュ枝に対して設定する第2の処理ステップと、前記各メッシュ枝を前記係数k_{ij}をばね定数とするばねと見なして、下記条件式により規定される静力学的均衡条件を満たすように、各メッシュ点位置(x_i, y_i)を変更する第3の処理ステップと、

$$\sum k_{ii} (x_i - x_i) = 0$$

$$\sum k_{jj} (y_j - y_j) = 0$$

前記第3の処理ステップにおいて、位置を変更されたメッシュ点のメッシュ枝をつなぎ変えて、新たな三角形メッシュを生成する第4の処理ステップと、を少なくとも有することを特徴とする適合メッシュ発生方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は適合メッシュ発生方法に關し、特にデバイス・シミュレータとして利用される適合メッシュ発生方法に關する。

【0002】

【従来の技術】 一般に、デバイス・シミュレータは、半導体トランジスタ内部の物理量をコンピュータを用いて計算し、当該トランジスタの端子電流およびしきい値電圧などの電気特性を計算する手段として利用されている。半導体デバイスが最高の電気特性を發揮するようにトランジスタの最適化設計を行う際に、デバイス・シミュレータを用いることにより、実際に当該半導体デバイスを試作する場合に比較して、その開発設計にかかる費用／期間を、それぞれ大幅に圧縮することが可能となる。また、デバイス・シミュレータにおいては、半導体トランジスタ内部の物理量を計算することにより、半導体内部における電子および正孔がどのような振る舞いを

しているかを克明に調べることができ、これにより、微細MOSFETにおいて問題となっている、インパクト・イオン化現象の原因解明に対しても活用することができます。

【0003】 このデバイス・シミュレータにおいては、半導体トランジスタ内部の物理量を得るために、電位とキャリア濃度の関係を表わすボアン方程式および電流連続式等の偏微分方程式を解いている。この偏微分方程式を解く方法には、S.Selber-Rherrによる文献 "Analys

10 sis and Simulation of Semiconductor Device" (Springer-Verlag) pp.149~201 にあるように、半導体デバイスを小さな長方形または三角形要素（メッシュ）に分割し、偏微分方程式を離散化して計算する方法が一般的である。

【0004】 なお、一般的に半導体デバイス・シミュレータの計算精度は、前記メッシュの分割の仕方に大きく依存しており、メッシュ数を増やす程精度は向上する。一方、計算時間はメッシュ数に対して超1次的に増加するため、出来る限り少ないメッシュ点において、高い

20 計算精度を達成する「適合メッシュ」を発生せるメッシュ発生方法が従来より研究されてきている。この従来のメッシュ発生方法においては、予め粗い初期メッシュを発生させ、その後必要な部分に逐次メッシュ点を追加して、メッシュ要素を細分化する方法が用いられてきている。例えば、W.M.Coughran,Jr.等の文献 "Adaptive Grid Generation for VLSI Device Simulation" (IEEE Trans. on Computer-Aided Design, vol.CAD-10, pp. 1259~1275, 1991)においては、局所的な不純物濃度と変化率および偏微分方程式の誤差が大きいメッシュ点間を結ぶメッシュ枝上に、メッシュ点を追加して三角形要素を細分化するという方法が提案されている。図6

30 (a), (b) および (c) は、この細分化の様子を模式的に示したものである。

【0005】

【発明が解決しようとする課題】 上述した従来の半導体デバイス・シミュレーションにおける適合メッシュ発生方法においては、局所的な不純物濃度と変化率および偏微分方程式の誤差が大きいメッシュ点間を結ぶメッシュ枝上に、メッシュ点を追加して三角形要素を細分化する

40 という方法が提案されているが、このようなメッシュ点を追加する方法においては、半導体デバイス構造によつては、メッシュ点の数が増え過ぎて予め定められたメッシュ点数の上限値を超過する結果となり、また計算時間が非常に多くかかるという欠点がある。

【課題を解決するための手段】 第1の発明の適合メッシュ発生方法は、半導体デバイスのシミュレーションにおいて、初期三角メッシュを発生させる第1の処理ステップと、各メッシュ枝により結合されたメッシュ点の組

50 [i,j] (j ≠ i) 間の不純物濃度差に応じた係数k_{ij}を、各メッシュ枝に対して設定する第2の処理ステッ

(3)

特開平7-169936

3

と、前記各メッシュ枝を前記係数 k_{ij} をばね定数とするばねと見なして、下記条件式により規定される静力学的均衡条件を満たすように、各メッシュ点位置 (x_i, y_i) を変更する第3の処理ステップと、

$$\sum k_{ii} (x_i - x_i) = 0$$

$$\sum k_{ij} (y_i - y_j) = 0$$

を少なくとも有することを特徴としている。

【0006】また、第2の発明の適合メッシュ発生方法は、半導体デバイスのシミュレーションにおいて、初期三角メッシュを発生させる第1の処理ステップと、各メッシュ枝により結合されたメッシュ点の組 $[i, j]$ ($j \neq i$) 間の不純物濃度差に応じた係数 k_{ij} を、各メッシュ枝に対して設定する第2の処理ステップと、前記各メッシュ枝を前記係数 k_{ij} をばね定数とするばねと見なして、下記条件式により規定される静力学的均衡条件を満たすように、各メッシュ点位置 (x_i, y_i) を変更する第3の処理ステップと、

$$\sum k_{ii} (x_i - x_i) = 0$$

$$\sum k_{ij} (y_i - y_j) = 0$$

前記第3の処理ステップにおいて、位置を変更されたメッシュ点のメッシュ枝をつなぎ変えて、新たな三角形メッシュ

$$K_{ij} = a \left[\sinh^{-1} \left((N_{ji} - N_{ai}) / c \right) - \sinh^{-1} \left((N_{ji} - N_{ai}) / c \right) + b \right]$$

上式において、 N_{ji} および N_{ai} は、それぞれメッシュ点 i におけるドナーおよびアクセプタ濃度であり、 a 、 b 、 c は、それぞれ適当な定数である。

【0011】図2は、本実施例を計算機上において実現するためのデータ構造の一例を示す図である。メッシュ枝に関するばねモデルを計算機上に実現するためのデータとして必要になるのは、各メッシュ点の座標と不純物濃度、およびその周囲にメッシュ枝を介して接続されているメッシュ点の番号と、それらの間のばね定数である。メッシュ点の座標と不純物濃度は、メッシュ点番号をキーとするアレイに替えられて、その先頭アドレスはメッシュ点情報アレイに格納されている。

【0012】なお、図2を参照して、これらのデータの具体例について説明する。メッシュ点7は座標が (x_7, y_7) であり、ドナー濃度とアクセプタ濃度が、それぞれ N_{7d} および N_{7a} である。メッシュ点7は、その周囲のメッシュ点1、3、8、10、15と結合しており、それらのばね定数は K_{71} 、 K_{73} 、 K_{78} 、 K_{710} 、 K_{715} となっている。

【0013】次に、本発明の第2の実施例について説明する。図3は、当該実施例におけるフローチャートを示す図である。まず、処理ステップ301において、初期三角メッシュを発生させる。次いで処理ステップ302においては、メッシュ枝により結合されたメッシュ点の間の不純物濃度差に応じた係数 k_{ij} を、各メッシュ枝に対して設定する。次に、処理ステップ303において、各メッシュ枝を、前記処理ステップ302において設定

* メッシュを生成する第4の処理ステップと、を少くとも有することを特徴としている。

【0007】

【実施例】次に、本発明について図面を参照して説明する。

【0008】図1は本発明の第1の実施例におけるフローチャートを示す図である。

【0009】図1において、まず処理ステップ101において初期三角メッシュを発生させる。次いで処理ステップ102においては、メッシュ枝により結合されたメッシュ点の組 $[i, j]$ ($j \neq i$) とすると、間の不純物濃度差に応じた係数 k_{ij} を、各メッシュ枝に対して設定する。そして、最後に処理ステップ103において、各メッシュ枝を k_{ij} をばね定数とするばねと見なして、次式による静力学的均衡条件を満たすように、各メッシュ点位置 (x_i, y_i) を変更する。

【0010】

$$\sum k_{ii} (x_i - x_i) = 0$$

$$\sum k_{ij} (y_i - y_j) = 0$$

上記のばね定数と不純物濃度差の関係に関しては、例えば、次式のような定義を用いることができる。

$$K_{ij} = a \left[\sinh^{-1} \left((N_{ji} - N_{ai}) / c \right) - \sinh^{-1} \left((N_{ji} - N_{ai}) / c \right) + b \right]$$

された k_{ij} をばね定数とするばねと見なして、前述の静力学的均衡条件の式を満たすように、各メッシュ点位置 (x_i, y_i) を変更する。そして、処理ステップ304においては、前記第3の処理ステップにおいて位置を変更されたメッシュ点のメッシュ枝をつなぎ変えて、新たな三角形メッシュを生成する。本実施例においては、処理ステップ303において、メッシュ位置が変更されたことにより非常に偏平な三角形が形成された場合に、それらを解消するのに有効である。

【0014】図4は、本発明の一適用例として用いたMOSFETの構造および不純物分布を模式的に示した図である。図4に示されるように、当該MOSFETは、ソース電極41、酸化膜42、ゲート電極43、ドレインシルDD拡散層44、ドレイン電極45、ドレイン拡散層46、基盤47、ソースシルDD拡散層48およびソース拡散層59により形成されている。このMOSFETに対して、本発明を適用することにより得られた結果が図5に示されている。図5は、本発明によるMOSFETに対応する三角メッシュを示す図であり、図4および図5の対比により明らかのように、ソース電極41、ドレイン拡散層46と基盤47のPN接合面付近においてばね定数が大きくなることにより、メッシュが密になっていることが分かる。

【0015】図7は、本発明を用いた場合の弱反転領域におけるMOSFETのドレイン電流を、同一点数の均一メッシュを用いた場合と比較した結果を示す図である。図7より明らかのように、均一メッシュを用いる場

(4)

特開平7-169936

5

台（図7において、72として示される特性）には、メッシュ数の増加に対して電流値の収束が遅く、且つ当該電流の変動特性が振動的であるのに対比して、本発明による場合（図7において、71として示される特性）には、メッシュ数の増加とともに電流値は速やかに収束し、均一メッシュの場合に対して明らかに適合性を有していることが分かる。

【0016】以上の説明より明らかのように、本発明は、従来のメッシュ発生方法に対比して、各メッシュ枝に対して、その場所における局所的な不純物濃度の変化率に対応した係数を設定し、各メッシュ枝を、これらの係数をばね定数として有するばねと見なして、静力学的均衡条件を満たすようにメッシュ点位置を変更するという点に特徴があり、また、各メッシュ枝に対して、その場所における局所的な不純物濃度の変化率に対応した係数を設定し、各メッシュ枝を、これらの係数をばね定数として有するばねと見なして静力学的均衡条件を満たすようにメッシュ点位置を変更するとともに、これらの位置が変更されたメッシュ点のメッシュ枝をつなぎ変えて、新たな三角形メッシュを生成するという特徴をも有している。

【0017】

【発明の効果】以上説明したように、本発明は、半導体デバイスに対応するメッシュ発生方法に適用されて、少なくとも、各メッシュ枝に対して、その場所における局所的な不純物濃度の変化率に対応した係数を設定し、各メッシュ枝を、これらの係数をばね定数として有するばねと見なして静力学的均衡条件を満たすようにメッシュ点位置を変更することにより、メッシュ数を一定数に保

*持したままの状態にて、半導体デバイス・シミュレーション用の適合メッシュを発生させることができるという効果がある。

【図面の簡単な説明】

【図1】本発明の第1の実施例におけるフローチャートを示す図である。

【図2】第1の実施例におけるデータ構造を示す図である。

【図3】本発明の第2の実施例におけるフローチャートを示す図である。

【図4】本発明の一適用例のMOSFETの構造ならびに不純物の模式図である。

【図5】本発明の適用により得られたMOSFETの適合メッシュ例を示す図である。

【図6】従来手法による三角形メッシュ要素の細分化を示す模式図である。


【図7】MOSFETの弱反転領域におけるドレイン電流値のメッシュ数依存性を示す図である。

【符号の説明】

- 41 ソース電極
- 42 酸化膜
- 43 ゲート電極
- 44 ドレインLDD拡散層
- 45 ドレイン電極
- 46 ドレイン拡散層
- 47 基板
- 48 ソースLDD拡散層
- 49 ソース拡散層


101～103, 301～304 処理ステップ

【図4】




41…ソース電極
42…酸化膜
43…ゲート電極
44…ドレインLDD拡散層
45…ドレイン電極
46…ドレイン拡散層
47…基板
48…ソースLDD拡散層
49…ソース拡散層

【図5】




【図6】




(5)

特開平7-169936

【図1】




【図7】



(6)

特開平7-169936

【図2】



(7)

特開平7-169936

【図3】

